Institut für
Elektronische Bauelemente
und Schaltungstechnik

Ziel dieser Arbeiten ist der Entwurf von Operationsverstärkerschaltungen auf Schaltkreisebene mit dem professionellen Schaltkreissimulator SpectreRF (Cadence) und dem Designkit von IHP-Microelectronics.

Neue Bachelorarbeiten zu folgenden Themen werden angeboten:
- "Folded cascode Op-Amp" mit differentiellem Ausgang und "common mode feedback"
- "Single ended folded cascode Miller Op-Amp" (low voltage, low power)
- "Single ended folded cascode Op-Amp" mit "Rail-to-Rail Output Swing"

Dauer der Arbeiten 4 Monate. Dabei ergibt sich in etwa folgende Zeitaufteilung:
1) Einarbeitung in den SpectreRF-Simulator (ca. 2 Woche)
2) Theoretische Untersuchung des Op-Amps (ca. 2 Wochen)
3) Realisierung bzw. Dimensionierung der Schaltung in 0,25µm CMOS-Technologie mit Hilfe des IHP-Designkits (ca. 4 Wochen)
4) Durchführung von Simulationen zur Bestimmung der Parameter des Verstärkers (Differenzverstärkung, Gleichtaktverstärkung, CMMR, usw.) (ca. 2-3 Wochen)
5) Designoptimierung (z.B. durch Verbesserung der Stromspiegelschaltungen, Erhöhung der Stabilität des Op-Amps (PM, GM)) (ca.2 Wochen)
6) Anfertigung der Bachelorarbeit in Textform (ca. 3 Wochen)

Voraussetzung: Bestandene Prüfung in "Schaltungstechnik"

Eine Teilnahme an der "Pspice Zusatzübung zur Schaltungstechnik" erleichtert die Einarbeitung in SpectreRF, ist aber keine Voraussetzung.
Die besten Entwürfe werden bestimmt und die ausgewählten Studenten erhalten das Angebot, das Layout der entworfenen Schaltung im Rahmen einer Tätigkeit als studentische Hilfskraft zu erstellen.
Die Bachelorarbeiten können als Masterarbeit (Layout und Herstellung der Schaltungen am IHP-Microelectronics) fortgesetzt werden.
Ansprechpartner/ Betreuer: S. Milady / M. Hinz

Integrierte CMOS-Operationsverstärker stellen besondere Anforderungen an ihre Charakterisierung. Im Gegensatz zu diskreten Katalogbausteinen sind sie nicht für das Treiben von Lasten ausgelegt, so dass bereits das Messen mit üblichen Geräten (Oszilloskop, Netzwerkanalysator) zu einer erheblichen Verfälschung der internen Leistungsfähigkeit führen kann.

In dieser Arbeit sollen verbesserte Verfahren zur Charakterisierung von Operationsverstärkern entwickelt werden und an ausgewählten Operationsverstärkern der IMS 0.5um GATE ARRAY Technologie verifiziert werden. Der zur Charakterisierung benötigte Messaufbau soll dabei möglichst exakt modelliert werden und mit in die Simulation von entsprechenden Operationsverstärker-Modellen einbezogen werden. Ziel ist es, eine möglichst gute Vergleichbarkeit von gemessenen und simulierten Werten herzustellen. Am Beispiel eines integrierten CMOS-Operationsverstärkers soll abschließend eine umfassende Charakterisierung vorgenommen werden. Die Operationsverstärker wurden als Testschaltungen mit bondbaren Ein- und Ausgängen gefertigt. Sie stehen in Keramik Gehäusen zur Verfügung, optional können auch Wafer oder Waferteile zur Verfügung gestellt werden.

Gerne können Sie auch Ihre Vorschläge/Ideen zu diesem Thema mit uns besprechen.
Nähere Informationen gibt es bei M. Hinz (Zimmer 1415).

Die Simulation bzw. der Entwurf von HF-Kommunikationssystemen (Mobilfunk, WLAN, ?) erfordert eine Top-Down-Design-Methode unter Verwendung von Hardware-Beschreibungssprachen (HDLs), die Unterstützung für analog-mixed-signal mit sich bringen und andererseits in einem Schaltkreissimulator implementiert sind.

Basierend auf einem am Institut entwickelten / vorhandenen und wiederverwendbaren Verilog-A/MS-Modell (z. B. LNA, Mischer, oder ein Block in der PLL, ...) soll dieses, für eine aktuelle HF-Anwendung, in Richtung Transistor anhand moderner Design-Kits, z. B. die am Institut vorhandene 250nm BiCMOS-Technologie, verfeinert werden und danach ein Design-Flow erfolgen, der sowohl Top-Down-Design als auch Bottom-Up-Verifikation beinhaltet (siehe Bild), wobei die Berücksichtigung des Rauschens in allen Designebenen von Bedeutung sein soll.

Am Arbeitsplatz steht die CADENCE-Design-Environment SpectreRF zur Verfügung. Als Alternative könnte auch die Design-Umgebung Advanced-Design-System (ADS) von Agilent verwendet werden. Diese Arbeit bietet einen guten Einstieg in die HF-Simulation, Analog-Modellierung und Schaltungsentwicklung. Diese o. g. Schlüsselworte spielen heutzutage eine entscheidende Rolle in Forschung und Entwicklung. Einarbeitungszeit anhand Durchführung konkreter Beispiele ist vorgesehen (max. 1 Monat), Interesse und Grundkenntnisse in HF-Schaltungstechnik, Schaltkreissimulator, Linux und Deutsch/Englisch wären von Vorteil. Für eine Studienarbeit wird die Aufgabenstellung selbstverständlich reduziert, z. B. wird nur auf dem Transistor-Level entworfen.
Gerne können Sie auch Ihre Vorschläge/Ideen zu diesem Thema mit uns besprechen.

Nähere Informationen gibt es bei Michael Hinz (Zimmer 1415)

Die Bedeutung nichtflüchtiger Speicher im Bereich der Halbleiterspeicher wächst stark an. Dabei wird die Entwicklung zurzeit durch sogenannte Floating-Gate-Memories bestimmt. Da die Strukturen jedoch immer kleiner werden, stößt die Anwendbarkeit dieser Speicherzellen auf verschiedene Schwierigkeiten. Als Alternative bieten sich die "charge-trapping"-Speicherzellen an, bei denen die Ladung in einem Isolator gespeichert wird. Die SONOS- und TANOS-Zellen sind zwei Varianten solcher Speicherzellen.
Ausgangspunkt der Arbeit ist die SONOS-Speicherzelle. Hier ist zu untersuchen, welchen Einfluss eine Veränderung der Oxidschichtdicken auf die Programmierung und Löschung hat. Diese Untersuchungen sollen dann ausgeweitet werden auf eine TANOS-Speicherzelle, d.h. eine Speicherzelle, bei der das Polysilizium durch ein Tantal-Metallgate und die sich daran anschließende SiO2-Schicht durch Al2O3 ersetzt wird. In einem dritten Schritt sollen dann Simulationen mit unterschiedlichen Materialien für die Schichten durchgeführt werden, um zu untersuchen, welche Materialien für das Schreiben und Löschen optimal sind.
Für die Arbeit steht ein Bauelementsimulator zur Verfügung, welcher für die Simulationen gegebenenfalls auch modifiziert werden soll.

Nähere Informationen gibt es bei Angelika Kuligk (Zimmer 1412)

Aufgrund der fortschreitenden Miniaturisierung von Flash-Speicherzellen treten "charge-trapping"-Speicherzellen immer mehr in den Mittelpunkt des Interesses im Gebiet der Halbleiterspeicher. Dieses beruht auf den Vorteilen der Speicherung von Ladung in einem Isolator an Haftstellen, den sogenannten Traps. Bei nichtflüchtigen Speicherzellen ist die Eigenschaft wichtig, dass die gespeicherte Ladung über einen möglichst langen Zeitraum erhalten bleibt. Mit diesem Thema beschäftigt sich diese Arbeit.
Gegenstand der Untersuchungen sind die SONOS- und TANOS-Zellen. Hier ist zu erarbeiten, welche Faktoren die Ladungshaltung (Retention) beeinflussen. In diesem Zusammenhang ist auch zu untersuchen, welchen Einfluss unterschiedliche Modelle der Trapverteilung auf die Retention haben und welches Modell am besten die experimentellen Daten reproduziert. In einem zweiten Schritt ist zu untersuchen, wie die Ladungshaltung bei Verwendung anderer Materialien aussieht.
Zentrales Werkzeug für diese Arbeit ist die Simulation mit einem Bauelementsimulator, welcher für die Simulationen gegebenenfalls auch modifiziert werden soll.

Nähere Informationen gibt es bei Angelika Kuligk (Zimmer 1412)

Da sich bei den nichtflüchtigen Halbleiterspeichern die Strukturen immer mehr verkleinern, erfahren die "charge-trapping"-Speicherzellen eine zunehmende Bedeutung. Bei diesen Speicherzellen, zu denen auch die SONOS- und TANOS-Zellen gehören, wird die Ladung in einer Isolatorschicht gespeichert.
Insbesondere für SONOS- und TANOS-Zellen ist es wichtig, dass quantitativ genaue Vorhersagen möglich sind und nicht nur eine qualitative Beschreibung des Verhaltens. Die Genauigkeit der Simulationen lässt sich potenziell in mehreren Punkten verbessern.
Von besonderem Interesse sind hier die Tunnelstromdichten vom Si-Substrat in die Isolatorschicht, die für die Programmierung und Löschung einer SONOS- und TANOS-Zelle verantwortlich sind. Die Untersuchung dieser Tunnelstromdichten steht im Mittelpunkt dieser Arbeit. Hier sind die Stromdichten zu vergleichen, die sich bei einer Berechnung mittels der parabolischen Näherung und des Franz-Modells für das Dispersionsgesetz im verbotenen Band des Dielektrikums ergeben. Die Simulationsergebnisse sollen dann mit experimentellen Daten verglichen werden, um herauszuarbeiten, welches Modell die experimentellen Daten am besten reproduziert. Weiterhin ist zu untersuchen, welche Unterschiede sich bei der Retention ergeben, je nachdem, welches der beiden oben genannten Modelle verwendet wird.

Nähere Informationen gibt es bei Angelika Kuligk (Zimmer 1412)

Diese Diplomarbeit behandelt einen Teilaspekt des ersten Forschungsprojekts, das die US-amerikanische "Semiconductor Research Corporation" (SRC) an ein deutsches Forschungsinstitut vergeben hat. Die SRC wird von den großen amerikanischen Halbleiterfirmen (z.B. Intel, IBM, Motorola etc.) finanziert. Alle großen amerikanischen Forschungsuniversitäten (Stanford, MIT etc.) arbeiten mit der SRC zusammen. In dem am BST laufenden SRC-Projekt werden Methoden entwickelt, die eine zuverlässige Abschätzung zukünftiger Si/SiGe Bauelemente (Double-Gate Mosfets, FinFets etc.) erlauben sollen. Die Diplomarbeit soll dabei ein modernes Löseverfahren für die Boltzmannsche Transportgleichung näher untersuchen.
Mit Hilfe einer Entwicklung nach sphärisch harmonischen Funktionen soll die Verteilungsfunktion berechnet werden, welche die Grundlage für die Berechnung verschiedener Größen wie beispielsweise der Driftgeschwindigkeit ist. Dabei kann auch das magnetische Feld eingebunden werden. Weiterhin ist zu untersuchen, wie gut diese Entwicklung konvergiert, d.h. bis zu welcher Ordnung die sphärisch harmonischen Funktionen entwickelt werden müssen, um ein gutes Konvergenzverhalten zu erhalten. Die jeweiligen Ergebnisse sind mit den Ergebnissen aus einer Monte-Carlo-Simulation zu vergleichen.

Nähere Informationen gibt es bei Anh-Tuan Pham (Zimmer 1413)