Implementierung eines Leistungsverstärkers für das 79GHz-Radarband
Implementierung eines Leistungsverstärkers für das 79GHz-Radarband:
Die Entwicklung von integrierten Radarsensoren für Automobilanwendungen hat in den vergangenen Jahren
in Forschung und Industrie einen immer stärker steigenden Stellenwert eingenommen. Man geht davon aus,
dass diese Sensoren für den Erfolg des autonomen Fahrens mitentscheidend sein werden. Am BST finden
in diesem Zuge bereits seit längerer Zeit Forschungsarbeiten in den 24 GHz- und 79 GHz-Automobilradar-
Frequenzbändern statt.
Als Basis für zukünftige Arbeiten auf dem Gebiet des Selbsttests von integrierten Radar-Schaltungen soll
in dieser Masterarbeit ein Leistungsverstärker (engl. power amplifier, PA) für das 79 GHz-Band entworfen
werden. Eine mögliche Schaltung ist in Abb. 1 dargestellt. Hierbei handelt es sich um einen PA bestehend
aus zwei hintereinandergeschalteten Differenzverstärkern, der mit auf dem Chip befindlichen Baluns
(balanced-unbalanced converter) an eine 50Ohm-Umgebung angepasst wird. In einer realen Schaltung stellt
ein solcher Verstärker die letzte Stufe vor der Sende-Antenne dar und leistet einen entscheidenden Beitrag
zur Performanz des gesamten Radarsystems.
Die Implementierung des Leistungsverstärkers erfolgt in der 130nm SiGe-HBT-Technologie (heterojunction
bipolar transistor) des IHP in Frankfurt (Oder) mit fT/fmax = 300 GHz/500 GHz. Am Institut stehen dazu
die Software-Pakete der Firmen Cadence und Keysight zur Verfügung, die auch in der Industrie Standard
sind. Da bei derartig hohen Frequenzen auch die Strukturen auf dem Chip als elektrisch groß zu betrachten
sind, muss neben der Dimensionierung und Arbeitspunkteinstellung der Transistoren auch ein Layout und
damit eine Auslegung der in der Abbildung gezeigten Leitungs- und Anpassstrukturen durchgeführt werden.
Voraussetzungen:
Bestandene Prüfungen in Schaltungstechnik und Analoge Integrierte Schaltungen (oder vergleichbare Kenntnisse)
Ansprechpartner: Yannick Wenger (Raum 1413, y.wenger@tu-bs.de)
Entwurf eines volldifferentiellen „Klasse AB“-Operationsverstärkers mit niedriger Versorgungsspannung und geringem Leistungsverbrauch:
Die steigende Zahl von portablen, batteriebetriebenen Geräten in den letzten Jahren hat beim Design von
integrierten Schaltungen zu einer Fokussierung auf die Minimierung des Leistungsverbrauchs geführt. Da
die verbrauchte Leistung der umfangreichen Digitalteile auf diesen Schaltungen direkt an eine niedrige
Versorgungsspannung gekoppelt ist, müssen Analog-Designer die daraus resultierenden Nachteile, wie z.B.
einen reduzierten Dynamikbereich, mit neuen, kreativen Schaltungskonzepten kompensieren.
Der klassische Operationsverstärker bleibt von diesen Änderungen nicht verschont: Um einen Mittelweg
zwischen niedriger statischer Stromaufnahme und gutem dynamischen Verhalten zu finden, werden diese
Verstärker zunehmend für den „Klasse AB“-Betrieb ausgelegt, während der reduzierte Dynamikbereich mit
dem Übergang auf volldifferentielle Implementierungen ausgeglichen werden kann. Ein Beispiel stellt der
in Abb. 1 gezeigte Operationsverstärker dar [1,2].
Der abgebildete Operationsverstärker soll in der 130nm-CMOS-Technologie des IHP (Frankfurt (Oder))
auf implementiert werden. Dazu erfolgt zunächst eine theoretische Analyse, auf deren Basis die Schaltung
auf Transistorebene ausgelegt werden kann. Anschließend wird die korrekte Funktion mit dem Schaltkreissimulator
sichergestellt. Abhängig vom zeitlichen Umfang der Arbeit kann anschließend das Layout der
Schaltung in der angegebenen Technologie erfolgen, sodass der entworfene Verstärker gefertigt werden kann.
Literatur:
[1] F. Centurelli, P. Monsurro, G. Parisi, P. Tommasino und A. Trifiletti. „A Topology of Fully Differential
Class-AB Symmetrical OTA With Improved CMRR“. In: IEEE Transactions on Circuits and Systems
II: Express Briefs 65.11 (2018), S. 1504–1508.
[2] F. Centurelli, P. Monsurrò, G. Parisi, P. Tommasino und A. Trifiletti. „A fully-differential class-AB
OTA with CMRR improved by local feedback“. In: European Conference on Circuit Theory and Design.
2017.
Voraussetzungen:
Bestandene Prüfung in Schaltungstechnik
Ansprechpartner: Yannick Wenger (Raum 1413, y.wenger@tu-bs.de)
System Evaluation and Design of a 24 GHz Low-IF Radar Sensor
System Evaluation and Design of a 24 GHz Low-IF Radar Sensor:
In recent years a plethora of scientific and commercial radar sensors have been developed in the 24 GHz
ISM (industrial, scientific, and medical) band. These sensors can be used for distance and velocity measurements
in a diverse number of applications, e.g. automotive radar or assembly lines. The reasons for
the heavy use of this frequency band are on one hand the availability of the spectrum in large parts of the
world without license restrictions. On the other hand, the frequency is still low enough that many mature,
and therefore affordable, SiGe and CMOS processes can be used for developing said radar sensors.
At BST a 24 GHz radar receiver has been developed in IHP’s 130nm CMOS technology [1]. Like the
majority of radar receivers, this circuit uses the direct-conversion architecture depicted in the first figure below.
In this
architecture the low-noise amplifier (LNA) is followed by a mixer that directly converts the incoming RF
signal to baseband frequencies around 0 Hz. Advantages of this architecture are its simplicity and the
image frequency problem plaguing conventional superheterodyne receivers does not exist. Furthermore,
the low baseband frequency can easily be sampled and digitally processed. Its main disadvantages, especially
in CMOS implementations, lie in the existence of 1/f noise superimposing the received signal at low
frequencies and DC-offsets corrupting low-frequency information.
An alternative to the direct conversion architecture is to use a low-IF receiver which has been regularly
done in communication applications [3]. A block diagram is shown in the second figure. In this architecture the
received signal is not directly down-converted to baseband, but instead to a low intermediate frequency in
the range of a few MHz. These frequencies are less impacted by 1/f noise and are still low enough that
they can be directly sampled with modern analog-to-digital converters. A problem, especially for communication
circuits, is the existence of the image frequency in this architecture. Luckily, at low intermediate
frequencies active polyphase-filters can be used after the mixer to suppress the image signal.
In the scope of this thesis the use of the low-IF receiver architecture in context of 24 GHz radar receivers will
evaluated. After a thorough study of prior work (e.g. [2]) and frequency regulations, specifications for the
receiver will be derived. The main part of this thesis will then lie in the development of a simulation model
using VerilogA or Matlab to verify whether a low-IF receiver can show significantly better performance for
radar compared to the standard direct conversion approach. Especially, the question if high-quality image
rejection is needed in common use cases should be investigated.
Literature:
[1] J. Dang, P. Sakalas, A. Noculak, M. Hinz, and B. Meinerzhagen. “A K-band high gain, low noise
figure LNA using 0.13 μm logic CMOS technology”. In: 10th European Microwave Integrated Circuits
Conference. 2015, pp. 120–123.
[2] Ioannis Sarkas, Juergen Hasch, Andreea Balteanu, and Sorin P. Voinigescu. “A Fundamental Frequency
120-GHz SiGe BiCMOS Distance Sensor With Integrated Antenna”. In: IEEE Transactions
on Microwave Theory and Techniques 60.3 (2012), pp. 795–812.
[3] Michiel Steyaert and Jan Crols. “Analog Integrated Polyphase Filters”. In: Analog Circuit Design.
Ed. by Rudy J. Plassche, Willy M. C. Sansen, and Johan H. Huijsing. Boston, MA: Springer, 1995,
pp. 149–166.
Prerequisites:
Passed Analog CMOS IC Design (Schaltungstechnik), RF CMOS IC Design (Analoge
Integrierte Schaltungen) recommended
Ansprechpartner: Yannick Wenger (Raum 1413, y.wenger@tu-bs.de)
Design eines aktiven und passiven Schleifenfilters in einer PLL
Design eines aktiven und passiven Schleifenfilters in einer PLL:
Moderne drahtlose Kommunikationssysteme benötigen im Sender und Empfänger zur Frequenzumsetzung ein frequenzstabiles Signal.
Zugleich soll aber die Frequenz veränderbar sein, um z. B. mehrere Empfangs- oder Sendekanäle abzudecken (Frequenzsynthese).
Dies wird heutzutage typischerweise mit Hilfe einer Phasenregelschleife (Phase Locked Loop, PLL) erreicht, wobei das Ausgangssignal
zum einen an eine hochgenaue Referenz angebunden ist, zum anderen die Ausgangsfrequenz mit Hilfe eines programmierbaren Teilers verändert werden kann.
Das folgende Bild zeigt den prinzipiellen Aufbau einer PLL zur Frequenzsynthese:
Das zurückgeführte Ausgangsignal wird in der Frequenz geteilt und anschließend in Phase und Frequenz mit dem
Referenzsignal verglichen. Daraus wird ein Korrektursignal abgleitet und gefiltert. Die erzeugte Regelspannung führt das
Ausgangssignal nach, so dass die Ausgangsfrequenz nahezu die Frequenzstabilität der Referenz erreicht.
Die PLL besteht aus folgenden Komponenten:
* Phasendetektor (PD)
Die Frequenz- und Phasendifferenz vom hochgenauen Referenzsignal zum heruntergeteilten Ausgangssignal wird ermittelt und das Korrektursignal erzeugt.
* Spannungsgesteuerter Oszillator (VCO)
Ein hochfrequentes Ausgangssinal wird erzeugt, dessen Frequenz durch eine niederfrequente Regelspannung veränderbar ist.
* Frequenzteiler (DIV)
Das Ausgangssignal wird in der Frequenz durch einen bestimmten Faktor geteilt.
* Schleifenfilter (LF)
Das Korrektursignal wird mit Hilfe eines Tiefpasses gefiltert.
Das Schleifenfilter hat dabei zwei wichtige Aufgaben, zum einen soll es die Stabilität des rückgekoppelten Systems garantieren, zum anderen das
Korrektursignal glätten und von Störungen befreien. Zwei Arten von Schleifenfiltern werden unterschieden: aktive und passive. Aktive Filter
enthalten neben passiven Bauteilen noch verstärkende Elemente, in der Regel Operationsverstärker (OPs). Diese beiden Filterarten haben unterschiedliche
Eigenschaften und benötigen eine unterschiedliche Beschaltung innerhalb der PLL.
Ziel der Arbeit:
Es soll untersucht werden, inwieweit eine bereits vohandene PLL mit aktivem Filter durch ein Design mit passivem Filter ersetzt werden kann, ohne dass sich die Eigenschaften der PLL ändern. Dazu soll zunächst die Übertragungsfunktion des aktiven Filters bestimmt und ein passives Filter mit möglichst ähnlichen Eigenschaften gefunden werden. Anschließend sollen beide Designs mit Hilfe einer Simulation auf Schaltkreisebene überprüft werden.
Ablauf:
1. Einarbeitung (PLL und Schleifenfilter)
2. Studie zu verschiedenen Filtertopologien
3. Vergleich der Übertragungsfunktionen von aktiven und passiven Filtern
4. Design eines passiven Filters
5. Simulation der verschiedenen Filter
6. Vergleich der Ergebnisse
Vorraussetzungen:
Bestandene Prüfungen in Wechselströme und Netzwerk (WuN) und Schaltungstechnik.
Besuch der Vorlesung Analoge Integrierte Schaltungen wäre hilfreich.