Messtechnische Charakterisierung von integrierten Operationsverstärkern
Messtechnische Charakterisierung von integrierten Operationsverstärkern:
Im Rahmen von Bachelor- und Masterarbeiten am BST ist eine Reihe von integrierten
Operationsverstärkerschaltungen (OPs) entstanden, deren messtechnische Charakterisierung
noch aussteht. Untersucht werden soll entweder ein single-ended Operationsverstärker
ohne Gehäuse, der „on-wafer“ vermessen werden muss, oder ein volldifferentieller
Operationsverstärker, der sowohl „on-wafer“ als auch im Gehäuse untersucht werden
kann.
Ziel dieser Arbeit ist die Entwicklung von Messschaltungen und die anschließende Durchführung
von Messungen, um wichtige Parameter und Kennzahlen des jeweiligen Operationsverstärkers,
wie z.B. Verstärkung, Bandbreite, Common-Mode-Input-Range usw.,
zu ermitteln. Es stehen dazu der Wafer-Messplatz im Institut und entsprechende Messtechnik
zur Verfügung.
Die Ergebnisse der Messungen sollen dann in einem zweiten Schritt mit den simulierten
Kenndaten verglichen und Gründe für Abweichungen ermittelt werden. Dabei kann
auf die professionelle Schaltkreissimulationssoftware der Firma Cadence zurückgegriffen
werden.
Ablaufvorschlag:
1. Einarbeitung (Schaltung, Messtechnik, Literatur)
2. Ausarbeiten verschiedener Messschaltungen und Konzepte
3. Durchführen der Messungen
4. Vergleich mit der Simulation, Erklärung von Fehlerquellen
5. Abfassen der Arbeit
Vorraussetzungen:
Bestandene Prüfung in Schaltungstechnik
Ansprechpartner: Yannick Wenger (Raum 1413, y.wenger@tu-bs.de)
Design of a Fully-Differential Multistage Operational Amplifier
Design of a Fully-Differential Multistage Operational Amplifier:
Since the advance of CMOS to technology nodes with feature sizes smaller than 1 μm, analog designers
have struggled with an ever shrinking intrinsic gain per transistor stage. Furthermore hand-in-hand with
the transistor sizes, supply voltages have also gone down significantly. This has led to today’s situation where
proven structures like the folded cascode operational transconductance amplifier (OTA) or the two-stage
Miller compensated opamp can no longer provide sufficient gain. The low voltage headroom with a supply
voltage of 1.2V and below also has created a need for fully-differential amplifiers.
To combat these issues, many different three-stage operational amplifiers have been proposed in recent years
with the idea to boost the gain of the overall circuit through the additional stage. Opposite to the conventional
Miller opamp with two poles and one zero, these three-stage amplifiers can have a large number of
poles and zeros resulting in either a complicated compensation scheme or a very low gain-bandwith product.
Recently, a three-stage amplifier [1] with an active circuit creating a zero to improve the bandwidth was
described (see figure below). The circuit shows very promising performance metrics without being overly complicated.
This thesis will take the concept of the depicted opamp as a starting point for the design a novel
fully-differential operational amplifier. The work will include development and theoretical investigation
of an fully-differential opamp with active zero cancellation. Subsequently, the circuit will be implemented in
IHP’s 130nm technology and the performance evaluated using the industry-standard Cadence Virtuoso
software.
Literature:
[1] W. Qu et al. “Design-Oriented Analysis for Miller Compensation and Its Application to Multistage Amplifier Design”.
In: IEEE Journal of Solid-State Circuits 52.2 (2017), pp. 517–527.
Prerequisites:
Passed Analog CMOS IC Design (Schaltungstechnik)
Ansprechpartner: Yannick Wenger (Raum 1413, y.wenger@tu-bs.de)
System Evaluation and Design of a 24 GHz Low-IF Radar Sensor
System Evaluation and Design of a 24 GHz Low-IF Radar Sensor:
In recent years a plethora of scientific and commercial radar sensors have been developed in the 24 GHz
ISM (industrial, scientific, and medical) band. These sensors can be used for distance and velocity measurements
in a diverse number of applications, e.g. automotive radar or assembly lines. The reasons for
the heavy use of this frequency band are on one hand the availability of the spectrum in large parts of the
world without license restrictions. On the other hand, the frequency is still low enough that many mature,
and therefore affordable, SiGe and CMOS processes can be used for developing said radar sensors.
At BST a 24 GHz radar receiver has been developed in IHP’s 130nm CMOS technology [1]. Like the
majority of radar receivers, this circuit uses the direct-conversion architecture depicted in the first figure below.
In this
architecture the low-noise amplifier (LNA) is followed by a mixer that directly converts the incoming RF
signal to baseband frequencies around 0 Hz. Advantages of this architecture are its simplicity and the
image frequency problem plaguing conventional superheterodyne receivers does not exist. Furthermore,
the low baseband frequency can easily be sampled and digitally processed. Its main disadvantages, especially
in CMOS implementations, lie in the existence of 1/f noise superimposing the received signal at low
frequencies and DC-offsets corrupting low-frequency information.
An alternative to the direct conversion architecture is to use a low-IF receiver which has been regularly
done in communication applications [3]. A block diagram is shown in the second figure. In this architecture the
received signal is not directly down-converted to baseband, but instead to a low intermediate frequency in
the range of a few MHz. These frequencies are less impacted by 1/f noise and are still low enough that
they can be directly sampled with modern analog-to-digital converters. A problem, especially for communication
circuits, is the existence of the image frequency in this architecture. Luckily, at low intermediate
frequencies active polyphase-filters can be used after the mixer to suppress the image signal.
In the scope of this thesis the use of the low-IF receiver architecture in context of 24 GHz radar receivers will
evaluated. After a thorough study of prior work (e.g. [2]) and frequency regulations, specifications for the
receiver will be derived. The main part of this thesis will then lie in the development of a simulation model
using VerilogA or Matlab to verify whether a low-IF receiver can show significantly better performance for
radar compared to the standard direct conversion approach. Especially, the question if high-quality image
rejection is needed in common use cases should be investigated.
Literature:
[1] J. Dang, P. Sakalas, A. Noculak, M. Hinz, and B. Meinerzhagen. “A K-band high gain, low noise
figure LNA using 0.13 μm logic CMOS technology”. In: 10th European Microwave Integrated Circuits
Conference. 2015, pp. 120–123.
[2] Ioannis Sarkas, Juergen Hasch, Andreea Balteanu, and Sorin P. Voinigescu. “A Fundamental Frequency
120-GHz SiGe BiCMOS Distance Sensor With Integrated Antenna”. In: IEEE Transactions
on Microwave Theory and Techniques 60.3 (2012), pp. 795–812.
[3] Michiel Steyaert and Jan Crols. “Analog Integrated Polyphase Filters”. In: Analog Circuit Design.
Ed. by Rudy J. Plassche, Willy M. C. Sansen, and Johan H. Huijsing. Boston, MA: Springer, 1995,
pp. 149–166.
Prerequisites:
Passed Analog CMOS IC Design (Schaltungstechnik), RF CMOS IC Design (Analoge
Integrierte Schaltungen) recommended
Ansprechpartner: Yannick Wenger (Raum 1413, y.wenger@tu-bs.de)
Design eines aktiven und passiven Schleifenfilters in einer PLL
Design eines aktiven und passiven Schleifenfilters in einer PLL:
Moderne drahtlose Kommunikationssysteme benötigen im Sender und Empfänger zur Frequenzumsetzung ein frequenzstabiles Signal.
Zugleich soll aber die Frequenz veränderbar sein, um z. B. mehrere Empfangs- oder Sendekanäle abzudecken (Frequenzsynthese).
Dies wird heutzutage typischerweise mit Hilfe einer Phasenregelschleife (Phase Locked Loop, PLL) erreicht, wobei das Ausgangssignal
zum einen an eine hochgenaue Referenz angebunden ist, zum anderen die Ausgangsfrequenz mit Hilfe eines programmierbaren Teilers verändert werden kann.
Das folgende Bild zeigt den prinzipiellen Aufbau einer PLL zur Frequenzsynthese:
Das zurückgeführte Ausgangsignal wird in der Frequenz geteilt und anschließend in Phase und Frequenz mit dem
Referenzsignal verglichen. Daraus wird ein Korrektursignal abgleitet und gefiltert. Die erzeugte Regelspannung führt das
Ausgangssignal nach, so dass die Ausgangsfrequenz nahezu die Frequenzstabilität der Referenz erreicht.
Die PLL besteht aus folgenden Komponenten:
* Phasendetektor (PD)
Die Frequenz- und Phasendifferenz vom hochgenauen Referenzsignal zum heruntergeteilten Ausgangssignal wird ermittelt und das Korrektursignal erzeugt.
* Spannungsgesteuerter Oszillator (VCO)
Ein hochfrequentes Ausgangssinal wird erzeugt, dessen Frequenz durch eine niederfrequente Regelspannung veränderbar ist.
* Frequenzteiler (DIV)
Das Ausgangssignal wird in der Frequenz durch einen bestimmten Faktor geteilt.
* Schleifenfilter (LF)
Das Korrektursignal wird mit Hilfe eines Tiefpasses gefiltert.
Das Schleifenfilter hat dabei zwei wichtige Aufgaben, zum einen soll es die Stabilität des rückgekoppelten Systems garantieren, zum anderen das
Korrektursignal glätten und von Störungen befreien. Zwei Arten von Schleifenfiltern werden unterschieden: aktive und passive. Aktive Filter
enthalten neben passiven Bauteilen noch verstärkende Elemente, in der Regel Operationsverstärker (OPs). Diese beiden Filterarten haben unterschiedliche
Eigenschaften und benötigen eine unterschiedliche Beschaltung innerhalb der PLL.
Ziel der Arbeit:
Es soll untersucht werden, inwieweit eine bereits vohandene PLL mit aktivem Filter durch ein Design mit passivem Filter ersetzt werden kann, ohne dass sich die Eigenschaften der PLL ändern. Dazu soll zunächst die Übertragungsfunktion des aktiven Filters bestimmt und ein passives Filter mit möglichst ähnlichen Eigenschaften gefunden werden. Anschließend sollen beide Designs mit Hilfe einer Simulation auf Schaltkreisebene überprüft werden.
Ablauf:
1. Einarbeitung (PLL und Schleifenfilter)
2. Studie zu verschiedenen Filtertopologien
3. Vergleich der Übertragungsfunktionen von aktiven und passiven Filtern
4. Design eines passiven Filters
5. Simulation der verschiedenen Filter
6. Vergleich der Ergebnisse
Vorraussetzungen:
Bestandene Prüfungen in Wechselströme und Netzwerk (WuN) und Schaltungstechnik.
Besuch der Vorlesung Analoge Integrierte Schaltungen wäre hilfreich.